PATENT ABSTRACTS OF JAPAN

(11) Publication number:

63-058960

(43) Date of publication of application: 14.03.1988

(51)Int.CI.

H01L 27/10 H01L 21/76 H01L 27/04

(21)Application number : 61-204512

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

29.08.1986


(72)Inventor: OKUMURA YOSHIKI

(54) SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To make an inter-element isolation breakdown voltage big enough and to realize high integration density and large capacity by a method wherein one end of the third impurity diffusion layer of the second conductivity type which is formed on the surface of side walls near the bottom of a groove at a silicon substrate of the first conductivity type separates the space in relation to the first impurity diffusion layer of the first conductivity type which is formed at the bottom of the groove.

CONSTITUTION: After a thick silicon oxide film 8 and a p+ type impurity diffusion layer 6 have been formed, a p+ type impurity 15 is doped by ion implantation into the surface region at side walls of a groove 5 and the p+ type impurity is diffused by heat treatment so that a p+ type impurity diffusion layer 100 can be formed. Then, after an n+ type impurity 16 has been doped by ion implantation into the surface region of side walls of the groove 5 by making use of an oxide film 4 as a mask, this



n+ type impurity is diffused by heat treatment so that an n+ type impurity diffusion layer 120 can be formed. During this process, an ion is implanted from the oblique direction and is heattreated so that, at the side walls near the bottom of the groove 5, one end of the n+ type impurity diffusion layer 120 can separate the space in relation to the p+ type impurity diffusion layer 6. Through this constitution, it is possible to increase an inter-element isolation breakdown strength and to obtain a big electric charge storage capacity.

⑩日本国特許庁(JP)

⑪特許出願公開

⑫公開特許公報(A)

昭63-58960

⑤Int.Cl.⁴	識別記号	庁内整理番号		❷公開	昭和63年(1988	3)3月14日
H 01 L 27	776	S-8624-5F L-7131-5F					
27, 27,		C-7514-5F M-8624-5F	審査請求	未請求	発明の数	1	(全7頁)

❷発明の名称 半達

半導体記憶装置

②特 願 昭61-204512

②出 願 昭61(1986)8月29日

の発明者 奥村

喜 紀 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

②代 理 人 弁理士 大岩 増雄 外2名

明細

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

(1) 第1導電形のシリコン基板を備え、 前記シリコン基板には溝が掘られており、

. 前記講の底部表面に形成され、索子間分離用の 厚いシリコン酸化膜と、

前記厚いシリコン酸化膜のまわりに形成され、 その不純物濃度が前記シリコン基板の不純物濃度 より高い素子間分離用の第1導電形の第1不純物 拡散層と、

前記簿の側壁部表面および前記シリコン基板表面に前記第1不純物拡散層と連なって形成され、 その不純物濃度が前記シリコン基板の不純物濃度 より高い第1導電形の第2不純物拡散層とを備え、 前記第2不純物拡散層表面に形成される第2導 電影の第3不純物拡散層と、

前記厚いシリコン酸化膜表面、前記第1不純物 拡散層表面、前記第2不純物拡散層表面および前 記第3不純物拡散層表面に形成される絶録膜と、 前記絶録膜表面に形成されるポリシリコン膜と を備えた半導体記憶装置。

(2) 前記絶縁膜は薄いシリコン酸化膜からなる特許請求の範囲第1項記載の半導体記憶装置。 3. 発明の詳細な説明

[産業上の利用分野]

この発明は半導体記憶袋置に関し、特に半導体記憶装置における溶掘型素子分離・キャパシタ構造の改良に関するものである。

[従来の技術]

第3A図〜第3D図は、従来の満掘型素子分離 ・キャパシタ構造を有する半導体記憶装置の製造 方法を示す工程断面図である。

この製造方法について説明すると、まず、 p 形シリコン基板 1 の表面領域に p * 形不純物をイオン注入し、この後、この p * 形不純物を熱処理により拡散させて p * 形不純物拡散層 2 を形成する。次に、 p * 形不純物拡散層 2 の表面領域に n * 形不純物をイオン注入し、この後、この n * 形不純

物を熱処理により拡散させて n + 形不鈍物拡散層 3 を形成する。次に、n * 形不純物拡散層 3 表面 にCVD法などにより酸化膜4を形成し、この後、 写真製版とエッチングにより酸化膜 4 の所定部を 選択的に除去する。次に、酸化膜 4 をマスクとし でn * 形不純物拡散 B 3, p * 形不純物拡散 B 2, p形シリコン基板1を異方性エッチングして満5 を掘る。次に、酸化膜 4 をマスクとし満 5 の底部 の表面領域にp 形不純物をイオン注入してイオ ン注入層を形成する。次に、酸化膜 4 表面、溢 5 の側壁部表面およびイオン注入層表面にCVD法 などにより窒化膜 7 を形成し、この後、周知の技 術により窒化膜7のうち満5の底部の中央領域上 にある部分を選択的に除去する。次に、窒化膜 7 をマスクとしてイオン注入層の表面領域を選択的 に熱酸化して素子間分離用の厚いシリコン酸化膜 8 を形成する。このとき、イオン注入層の p + 形 不純物は拡散されて厚いシリコン酸化膜8のまわ りに素子間分離用のp艹形不純物拡散層 6 が形成 される(第3A図)。次に、窒化膜7を除去する。

とから構成されるpn接合とを形成することによって、半導体記憶装置の全電荷蓄積容量は、キャパシタの電荷蓄積容量とpn接合の電荷蓄積容量との和になる。このため、半導体記憶装置の高集積化に伴いメモリセル面積が減少して平面である。 一位ではある。 一位ではいままりでは、半導体記憶装置の全電荷蓄積容量が減少しても、半導体記憶装置の金電荷蓄積容量としては満5の側壁部での電気蓄積容量によって補充され、半導体記憶装置は大きな電荷蓄積容量を保持することができる。

[発明が解決しようとする問題点]

従来の半導体記憶装置の溝掘型素子分離・キャパシタ構造は以上のように構成されているののの、素子間分離耐圧は n + 形不純物拡散 届 1 2 間のに 大手スルーと p n 接合のアパランシェ降伏と に となるが、 半導体記憶装置の高と、 に と で で 規定されるが、 半導体記憶装置の で と で 化 に で い 平面的な 素子間分離 幅が 短 く なると、 パンチスルーの 効果が大きく な で の 効果により素子間分離 耐圧 は 若しく 低下 し の 効果により素子間分離 耐圧 は 若しく 低下

次に、厚いシリコン酸化膜 8 表面、満 5 の側壁部 表面 および酸化膜 4 表面に C V D 法などにより p ・ 形不純物を含む純穀膜 9 を形成し、この後、熱処理により純穀膜 9 に含まれる p + 形不純物を満ちの側壁部の表面領域に拡散させて p + 形不純物拡散 M 1 2 を形成する(第 3 B 図)。次に、純粋な P や気相拡散させて n + 形不純物拡散層 1 2 を形成する(第 3 C 図)。次に、酸化膜 4 を除去する。次に、原いシリコン酸化膜 4 を除去 の表面領域を熱酸化して薄いシリコン酸化膜 1 3 を形成する。次に、すいシリコン酸性 1 3 を形成する。次に、カボリシリコン酸性 1 3 表面に C V D 法などによりボリシリコン膜 1 4 を形成する(第 3 D 図)。

このように、p 形シリコン基板 1 の表面 邙と清 5 の 側壁部との両方に、n * 形不純物拡散層 3 , 1 2 と薄いシリコン酸化膜 1 3 とポリシリコン膜 1 4 とから構成されるキャパシタと、p * 形不純物拡散層 2 , 1 2

まう。このため、満掘型素子分離・キャパシタ構造において、十分な素子間分離耐圧を確保しつつ、素子間分離幅を縮小していって半導体記憶装置の高集積化・大容量化を進めることが困難になるという問題点があった。

この発明は上記のような問題点を解消するためになされるので、素子間分離幅を縮小していっても、十分な素子間分離耐圧を確保しつつ高集積化・大容量化を進めることができる半導体記憶装置を得ることを目的とする。

[問題点を解決するための手段]

この発明に係る半導体記憶装置は、第1 導選形のシリコン基板に掘られた満の底部表面に素子即のかかり、原いシリコン酸化膜を形成し、原いシリコン酸化膜のまわりに、その不純物濃度より高い素子間分離用の第1 不純物拡散層を形成し、流の側壁形を正よびシリコン基板の不純物濃度より高い第1 導電形の第2 不純物拡散層を第1 不純物拡散層と連なっ

て形成し、第2不純物拡散層表面に第2導電形の第3不純物拡散層を形成し、厚いシリコン酸化膜表面、第1不純物拡散層表面、第2不純物拡散層表面および第3不純物拡散層表面に絶線膜を形成し、絶線膜表面にポリシリコン膜を形成したものである。

[作用]

この発明においては、満の底部近傍のその側壁部において、満の側壁部表面に形成され茂荷蓄積領域となる第2専世形の第3不純物拡散層の一方端部が、満の底部に形成される素子間分離用の第1項体記憶装置の高集積化に伴い素子間分離幅が小さくなっても、第3不純物拡散層の素子間分離傾が小さくなっても、第3不純物拡散層の素子間分離傾が小さくなっても、第3不純物拡散層の素子間分離傾域を介しての距離が実効的に長くなり、パンチスルーによる素子間分離耐圧の低下を抑制することができる。

[実施例]

以下、この発明の実施例を図について説明する。なお、この実施例の説明において、従来の技術の

と間隔を隔てるように斜めイオン注入、無処理を 行なう(第1C図)。次に、酸化膜4を除去する。 次に、厚いシリコン酸化膜8の表面領域、沸5の 側壁部の炭面領域および n ⁺ 形不純物拡散層3の 表面領域を熱酸化して薄いシリコン酸化膜13を 形成する。次に、薄いシリコン酸化膜13表面に C V D 法などによりポリシリコン膜14を形成す る(第1D図)。

説明と重複する部分については適宜その説明を省 略する。

第1A図~第1D図は、この発明の一実施例である、溝堰型素子分離・キャパシタ構造を育する 半専体記憶装置の製造方法を示す工程断面図である。

このため、高い素子間分離耐圧と大きな電荷器 役容量を有する半導体記憶装置を得ることができ る。

ような構造を形成したが、このような構造を拡散 によっても形成することができる。

第2A図〜第2F図は、この発明の他の実施例である、満堀型素子分離・キャパンタ構造を有する半導体記憶装置の製造方法を示す工程断面図である。

医部に絶録膜の一部を残すことによって、 n * 形不純物拡散層120の一方端部が p * 形不純物拡散層 6 と間隔を隔てるようにしたが、 n * 形不純物拡散層 120の一方端部が p * 形不純物拡散層 6 と間隔を隔てるようにできるならばどのような製造方法でもよいことは含うまでもない。

また、上記実施例では、 p 形シリコン基板を用いる半導体記憶装置の溝掘型素子分離・キャパシタ構造につい示したが、この発明は、 n 形シリコン基板を用いる半導体記憶装置の溝掘型素子分離・キャパシタ構造にも適用することができる。 【発明の効果】

以上のようにこの発明によれば、第1導電形のシリコン基板に握られた満の底部近傍のその側壁部表面に形成される電荷 電積領域となる第2導電形の第3不純物拡散層の一方端部が、満の底部に形成される業子間分離用の第1 事電形の第1不純物拡散層と間隔を隔てるようにしたので、業子間分離耐圧が十分高く、しから高集積・大容量の半導体記憶装置を得ること に拡散させてn* 形不純物拡散層120を形成する(第2 E図)。次に、酸化膜19、酸化膜4, 純緑膜170を除去する。次に、厚いシリコン酸化膜8の表面領域、清5の側壁部の表面領域およびn* 形不純物拡散層3の表面領域を熱酸化して薄いシリコン酸化膜13を形成する。次に、薄いシリコン膜14を形成する。

このように、満5の底部に残された絶録膜170により、n * 形不純物拡散層120を、その一方端部がp * 形不純物拡散層6と間隔を隔てるように形成するので、第1D図の場合と同様、実効的な素子分離幅を長くし、パンチスルーによる素子間分離耐圧の著しい低下を抑制することができる。

なお、上記実施例では、キャパシタ絶縁膜が薄 いシリコン酸化膜からなる場合について示したが、 キャパシタ絶縁膜として窒化膜など他の絶縁膜を 用いてもよい。

また、上記実施例では、斜めイオン注入や満の

ができる。

4. 図面の簡単な説明。

第1A図~第1D図は、この発明の一実施例である、満掘型素子分離・キャパシタ構造を有する 半導体記憶装置の製造方法を示す工程断面図である。


第2A図~第2F図は、この発明の他の実施例である、満掘型素子分離・キャパシタ構造を有する半導体記憶装置の製造方法を示す工程断面図である。


第3A図〜第3D図は、従来の溝堀型素子分離 ・キャパンタ構造を有する半導体記憶装置の製造 方法を示す工程断面図である。

図において、1はp形シリコン基板、2,6.100はp*形不純物拡散層、3.120はn*形不純物拡散層、4,19は酸化膜、5は溝、7は窒化膜、8は厚いシリコン酸化膜、9,17.170は絶鞣膜、13は薄いシリコン酸化膜、14はポリシリコン膜、15はp*形不純物、16はn*形不純物、18はレジストである。


なお、各図中間一符号は同一または相当部分を 示す。


代理人 大岩墙堆






第30図







特許庁長官殿

1. 事件の表示

持願昭 61-204512 号

2. 発明の名称

半導体記憶装置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称

(601)三菱電機株式会社

代表者 志 岐 守 哉

4.代 理

住 所

東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内

(7375) 弁理士 大 岩 増 雄 氏 名

(連絡先03(213)3421特許部)



窓 AE 窓

明細審の特許請求の範囲の欄および発明の詳細 な説明の概

6. 補正の内容

- (1) 明細書の特許請求の範囲を別紙のとお ・り。
- 明細書第5頁第7行ないし第8行の (2) 「電気蓄積容量」を「電荷蓄積容量」に訂正する。
- 明細書第7頁第1行ないし第2行の (3) 「第2不純物拡散層表面に第2導電形の第3不純 物拡散層を形成し、」を「第2不純物拡散層表面 に、その一方端部が第1不純物拡散層と游の底部 近傍のその側壁部において間隔を隔てる第2導電 形の第3不純物拡散層を形成し、」に訂正する。



以上

特開昭63-58960 (ア)

2. 特許請求の範囲

(1) 第1導電形のシリコン基板を備え、 前記シリコン基板には満が掘られており、

前記簿の庭邸裏面に形成され<u>る</u>素子間分離用の厚いシリコン酸化膜と、

前記厚いシリコン酸化膜のまわりに形成され、 その不純物濃度が前記シリコン基板の不純物濃度 より高い素子間分離用の第1導電形の第1不純物 拡散層と、

前記簿の側壁部表面および前記シリコン基板表面に前記第1不純物拡散層と連なって形成され、その不純物濃度が前記シリコン基板の不純物濃度より高い第1専電形の第2不純物拡散層と、

前記第2不純物拡散層表面に形成され<u>、その一方端部が前記第1不純物拡散層と前記溝の底部近傍のその側壁部において間隔を隔て</u>る第2導電形の第3不純物拡散層と、

前記厚いシリコン酸化膜表面、前記第 1 不純物 拡散層表面、前記第 2 不純物拡散層表面および前 記第 3 不純物拡散層表面に形成される絶縁膜と、 前記絶線膜表面に形成されるポリシリコン膜と を備えた半導体記憶装置。

(2) 前記絶縁膜は薄いシリコン酸化膜からなる特許紡状の範囲第1項記載の半導体記憶装置。